时钟电路基本原理

发布网友 发布时间：2022-04-20 06:56

我来回答

共1个回答

热心网友 时间：2023-09-07 17:15

一、时钟电路原理- -简介
　　时钟电路，就是产生象时钟一样准确的振荡电路。时钟电路主要由晶体振荡器、晶震控制芯片和电容三部分构成，具有价格低廉、接口简单、使用方便等特点，目前已有了很广泛的应用，如电子表的时钟电路、电脑的时钟电路、MP3/4的时钟电路等。目前流行的串行时钟电路有DS1302、DS1307、PCF8485等，其中，DS1302是DALLAS公司的一种具有涓细电流充电能力的电路，采用串行数据传输，并为掉电保护电源提供可编程的充电功能。本文我们就以DS1302为例来对时钟电路原理进行详细的讲解。



二、时钟电路原理- -引脚
　　实时时钟电路DS1302包括VCC1、VCC2、X1、X2、SCLK、I/O、RST、GND八个引脚。其中，VCC1用作主电源，VCC2用作备用电源，当满足VCC1>VCC2时，由主电源向DS1302供电，当满足VCC2>VCC1+0.2时，由备用电源向DS1302进行供电;X1和X2是32867Hz的晶振管脚，主要用于为芯片提供时钟脉冲;SCLK为串行时钟，主要用于提供时钟信号以控制数据的输入与输出;I/O为输入输出设备，用作三线接口时的双向数据线;RST主要提供复位功能，其在数据的读写过程中，必须保持为高电位;GND引脚用于和大地相连。



三、时钟电路原理
　　DS1302的控制字节的最高有效位即位7必须是逻辑1，若该位为0，则不能把该数据写入进DS1302中;位6为1表示存取RAM数据，为0表示存取日历时钟数据;位5至位1表示操作单元的地址;最低有效位即位0为1表示要进行读操作，为0表示要进行写操作;其控制字节总是从最低位开始进行输出。

　　在控制指令字输入后的下一个SCLK时钟的上升沿时，数据被写入DS1302，数据输入从最低有效位即位0开始。同样，在紧跟8位的控制指令字后的下一个SCLK脉冲的下降沿读出DS1302的数据，数据输出时也是从最低有效位即位0开始。