集成电路基础:ESD杂谈

发布网友 发布时间：2024-10-24 11:00

我来回答

共1个回答

热心网友 时间：2024-10-28 15:35

本期文章，作者将为大家探讨一个对于模拟工程师而言既熟悉又陌生的概念：ESD（静电保护）。

根据Wikipedia的定义，ESD指的是两个带电物体接触时产生的瞬时电流。近期，作者在项目中遇到了对ESD要求严格的情形，常与ESD部门的同事交流学习。

在电路中进行ESD的模拟和仿真，通常使用两种模型：CDM（电荷设备模型）和HBM（人体模型）。CDM的电流和速度通常比HBM大，因为放电通路上的电阻较小。

在ESD仿真中，需要在电源上添加脉冲电压。例如，CDM情况下，电源需加入15V脉冲，上升沿和下降沿均为200ps，持续4ns。而在HBM情况下，脉冲峰值电压为6V，上升沿和下降沿为2ns，持续时间为400ns。

一位同事表示，他们计算这种二次ESD的数值是为了提供给我们的。接下来，作者提出了一个疑问：既然有二次ESD保护，那么一次ESD保护在哪里呢？

IO结构中的上下各有一个二极管就是一次ESD保护。例如，在HBM模型中，若IO加上+2000V高压，则上面的二极管D1会导通，外界高压通过VDDP迅速导走。同理，若加上-2000V高压，D2会导通，大电流从VSSP快速流向IO，而不损伤内部电路。

作者提出了一个问题：VDDP和VSSP都是为IO的二极管提供偏置的电源。那么VDDP和VSSP的IO又是怎样的呢？还能上下各放置一个二极管吗？

在VDDP和VSSP的IO电路中，应当有其他的ESD保护电路。例如，VDDP加上+2000V高压时，通过ESD二极管快速导走高压电流。而当VDDP为0，VSSP加上+2000V高压时，情况又如何呢？

作者解释道，若VSSP加上+2000V，所有IO都将处于热闹状态。这是因为所有nwell都被VDDP偏置为0V，而substrate因为VSSP变成了2000V，导致所有nwell和sub之间的寄生二极管都导通。

作者提到，还有一个“1 Ohm”原则，即从IO到ESD二极管之间的导通电阻必须小于1 Ohm，以避免寄生电阻过大，影响快速放电效果。因此，IO版图上的金属线会非常密集。

作者分享了一个ESD保护电路的例子，并解释了其工作原理。该电路类似于power down功能，由A点控制。在严峻的ESD事件发生时，内部电路会迅速关闭，以防止ESD大电流对电路造成损害。

最后，作者推荐了一篇博士论文，详细介绍了随着工艺缩小，ESD设计窗口越来越小的情况。作者还比较了0.18um和28nm IO的大小，发现虽然内部电路变小，但IO面积成为瓶颈。